![]() 二つの導電層の間の電気的相互接続を作製するための方法
专利摘要:
少なくとも一つの絶縁体層又は半導体層(4)によって分離された二つの導電層(2,5)の間の電気的相互接続の作製方法であって、少なくとも下方の導電層(2)及び上方の導電層(5)との間に伸びる分離層(4)の作製又は堆積よりも前にスタッド(3)を形成する段階を含み、前記スタッドの性質及び/又は形状は分離層(4)に関して使用される材料に対する非濡れ性を付与する。 公开号:JP2011507253A 申请号:JP2010537492 申请日:2008-10-29 公开日:2011-03-03 发明作者:ジャクリーヌ・バブレ;ジャン−マリー・ヴェリラック;セシール・ボリー 申请人:コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ; IPC主号:H01L21-768
专利说明:
[0001] 本発明は、最も具体的には電子回路の製造において実施されるような、少なくとも一つの絶縁体層又は半導体層によって分離された二つの導電層の間の電気的相互接続の作製に関する。] [0002] それは、絶縁体又は半導体材料の分離層が湿式段階によって堆積されるとき、特に使用されてよい。] [0003] 従来の用語はビアであり、既知の方法で、絶縁体層を通過して導電経路を構成する。] [0004] 本発明は、最も具体的にはトランジスタの製造に適用され、当該ビアはゲート絶縁体及び半導体を通過する導電経路を構成する。] [0005] 本発明は一般的な方法で、特に湿式法によって堆積される、有機及び無機材料及び/又はハイブリッド有機−無機材料を使用する電子工学の領域におけるビアの製造にも使用することができる。] 背景技術 [0006] より一般的には電界効果型トランジスタの製造に使用されるビアの製造において、二つの方法が従来識別されるだろう。] [0007] 第1の方法は「減法」として知られ、通過すべき絶縁体又は半導体材料の一つ以上の層上での物理的又は化学的攻撃によるそのようなビアの作製を含む。この攻撃は、レーザーアブレーション、溶媒ジェット、エンボシング、さらには紫外線放射の効果の下での放射硬化誘電体層の使用によって、実現されてよい。したがって、それは必然的に絶縁体又は半導体層が堆積された後実施される。] [0008] 電界効果型、及び特に「ボトムゲート型」又は「トップゲート型」トランジスタを作製するのに用いられる設計概念に応じて、この攻撃段階は工程の最後に又は工程の間に起こる。] [0009] そのような攻撃は汚染物質の形成、特にレーザショット、残存する溶媒によって、並びに半導体層が紫外線照射を受けるとき半導体層の損傷によって形成される破片により構成される汚染物質の生成を可能にする。そのような汚染物質は、それらが半導体/絶縁体界面に影響するとき、実は特に重要であることが分かっており、トランジスタの電気的性能に対して非常に有害であり得る。さらに、工程の最後に処理段階が集まることは、既に堆積された層に損傷を引き起こす危険を増加させ、そのような損傷は特にレーザ照射後の層の剥離として表れ、ビアが溶媒ジェットによって作られるときなどは前記層の一部の不測の溶解として表れることもある。] [0010] 第2の方法は「選択法」として知られ、絶縁体又は半導体層を選択的に堆積する段階を含む。この方法は、絶縁体層又は半導体層を局所的に堆積し、一方で特定の領域では回避する段階を含む。ブランクの領域(言い換えれば絶縁体又は半導体材料が存在しない領域)において、第1の導電階層(言い換えれば下方の導電性材料層)は露出される。したがって、前記ブランク領域はビアとして働くことを意図される。この方法は前述の方法に関して記載されたタイプの汚染物質を生成しないという有利な点を有する。] [0011] 局所的な堆積を実行するために、フレキソグラフィー、写真製版法、インクジェット、又はシルクスクリーン印刷等の印刷法が使用されてよい。しかしながら、経験的には、印刷法に適切なインクを処方するのに、特定の誘電体又は半導体材料を使用することは難しい。最も簡単なのは、今も「スピンコーティング」、「ディップコーティング」、「スプレーコーティング」等という用語で当業者にはよく知られる方法を用いる全層堆積である。さらに、これらの堆積方法は多くの用途において十分な空間的分解能を提供しない。] [0012] 本発明の目的は、前記相互接続ビアを作製すると同時に、ここで簡単に報告されてきた現在使用することができる方法に関する欠点を排除することである。] 発明が解決しようとする課題 [0013] したがって、本発明は、分離層として知られる、少なくとも一つの絶縁体又は半導体層によって分離された二つの導電層の間の電気的相互接続の作製方法の提供を目的としている。] 課題を解決するための手段 [0014] 本方法は、少なくとも下方の導電層及び上方の導電層の近傍との間に伸びる分離層の作製又は堆積よりも前にスタッドを形成する段階を含み、スタッドを構成する材料(少なくともその外部表面)の固体状態の表面張力(固体状態の前記材料の、液体状態の分離層に対する表面張力比)が7以下であるように選択される。] [0015] 言い換えれば、スタッドを構成する材料の性質は、絶縁体又は半導体材料から作られる分離層に関連して非濡れ性を有するようなものである。] [0016] このスタッドは、既に述べたように、分離層だけではなく上部導電層の堆積よりも前に形成される。] [0017] 言い換えれば、本発明はスタッドを形成する段階を含み、前記スタッドは導電性であってよく、又は導電性ではなくてよく、その性質及び/又はその形状又はその形状因子を利用し、その性質に基づき、又は上方導電層のその後の堆積に基づき、その電気的伝導機能を果たすことを可能にするようにして、全ての絶縁体又は半導体材料のブランクが残された非濡れ性領域を満たすことができるようにする。] [0018] 固体本体の溶液による濡れ性は、構成する材料の各々の表面張力γの差によって特徴付けられてよく、従来dynes/cm、又はmN/cmで表わされる。] [0019] したがって、平面(すなわち、凹凸がない)及び水平な表面に関して、固体本体上での溶液の濡れが乏しいことは、γsolid/γliquid≦1のような表面張力比に対応する。] [0020] 本発明の意味において、固体本体(スタッド)表面は水平ではなく、必要とされるディウェッティングは主にその側壁に沿って起こる。その際、液体に働く重力の力は濡れの力の反対である。したがって、以下の関係に従う表面張力比に関してディウェッティングが表れ得ることになる。 γsolid/γliquid≧1] [0021] 分析及び検討の後、表面張力比が以下の関係を満たした直後、スタッドに必要とされるディウェッティング性又は非濡れ性が満足なものであったことが明確になった。 γsolid/γliquid≦7] [0022] したがって、本発明はこの関係に従うスタッドを形成することを目的とする。] [0023] 有利には、スタッドはこの表面張力比が以下の関係を満たすように選択されるだろう。 γsolid/γliquid≦1] [0024] 本発明の第1の実施形態によれば、スタッドが導電性材料から形成され、例えばインクジェット法によって、又はシルクスクリーン印刷によって、下方の導電層上に堆積される。] [0025] 本発明の他の実施形態によれば、スタッドは導電性材料から形成され、第1の導電層又は下方の導電層を変形することによって形成される。] [0026] 絶縁体又は半導体材料の分離層を堆積するときスタッド表面の全体が被覆されないことを確実にするために、前記スタッドの高さは有利には前記絶縁体層又は半導体層の厚みよりも大きい。] [0027] しかしながら、特にもしも分離層を構成する材料が非常に濡れない場合、高さが分離層の厚み未満であるスタッドを使用することが考えられる。これは、もしも選択される各々の材料が、関係γsolid/γliquid≦1を満たす場合に特にあり得る。] [0028] さらに、スタッド側部の指向性の勾配がこの高さにおける絶縁体又は半導体層の非濡れ性に効果を有する。典型的には、側部の勾配及び特に水平方向と側部との間の角度αの値は有利には45から135°の間である。] [0029] スタッドの考えられる形状は様々な性質のものあってよく、特に円錐、円錐台、円筒、球、平行筒であってよい。] [0030] 本発明によれば、スタッドは、第1の導電材料の層が堆積される基板を変形し、及びその後第1の導電層を堆積し、前記基板を完全にコーティングし、並びにそれを変形することによって得られてもよい。] [0031] 同様の考えにおいて、スタッドは第1の導電層の堆積の前に基板に加えられてよい。] [0032] 本発明の他の実施形態によれば、スタッドは絶縁体材料から作られてよく、前記スタッドはその周囲において第1の導電層の上に続けて堆積された半導体又は絶縁体材料に関して非濡れ性領域を画定する。この実施形態によれば、下方の導電層と上方の導電層との間の電気伝導は、その後スタッドの周囲に予め画定された非濡れ性領域を満たす、前記上方の導電層の堆積によってもたらされる。] [0033] 本発明が実施され得る方法、及びそれがもたらす有利な点は、情報を目的として非制限的に与えられ、添付される図面によって支持される、以下の実施例からさらに明確になるだろう。] 図面の簡単な説明 [0034] 本願の基本原理の概略図である。 スタッド表面上の絶縁体層をディウェッテイングするメカニズムを示すための概略図である。 本発明のスタッドが取り得る様々な形状を示す。 基板上に直接形成されたスタッドに基づく本発明の一実施形態の概略図である。 非導電材料からスタッドを形成する原理を示す。 非導電材料からスタッドを形成する原理を示す。 90°未満の角度αを有するスタッドの実施を示す概略図である。 本発明において使用され得る「コーヒーステイン(coffee stain)」効果を示すための概略図である。] 実施例 [0035] 理解されるように、本発明は絶縁体又は半導体層4によって分離される二つの導電層2、5を相互接続するためのビアの作製に関する二つの可能な方法を提供する。] [0036] 本発明によれば、このビアは、下方の導電層2上に追加される、又は、その上に前記下方導電層が堆積される基板1上部に直接追加される、若しくはこの下方導電層から生じる、スタッド3を形成することによって組み込まれる。] [0037] 初期のスタッド3の導電性又は非導電性に応じて、様々な方法が考えられる。] [0038] 直接導電する、言い換えればその構成材料の性質が導電性である、及び例えばAu、Cu、Ag、又はPDOT−PSS(ポリ(3、4−エチレンジオキシチオフェン)ポリスチレンスルホネート)等の導電性ポリマーで作られたスタッドを形成するための第1の方法によれば、第1の下方導電層2の幾何学的形状は変更される。] [0039] この層2は従来任意の性質の基板1上部に堆積され、特に絶縁性の、又は場合によっては半導体性のものである。前記層2は、例えば、金、白金、銅、ニッケル、アルミニウム等から作られ、基板1は例えばプラスチック材料から作られる。] [0040] 本発明によれば、層2は特にレーザ放射処理によって変形される。導電層2及び/又はそのキャリア1は、したがって、パルス型の、又は連続型のレーザ放射の全て、又は一部を吸収することができる。これらの層の一つ以上は、したがって除去され又は溶解されてよく、それによって少なくとも導電層2が変形される。より正確には、導電性金属層2のトポロジーはレーザショットの境界において変更される。より正確には、導電層2はレーザショットの端部においてキャリア1から剥離する傾向がある。この剥離は、結果的に本発明のビアを形成するために導電性スタッドとして働き得る。そのように生成される変形の形状は、レーザショットの形状に(円形又は線形)、その出力に、その期間に、パルス数(パルス型レーザの使用において)に、その波長の変形可能層との相互作用に、特に変形される導電層の機械的性質に、及び特にその延性に及びその厚みに依存する。] [0041] エキシマレーザ(波長308nm)、又は他の波長、又はYAGレーザ、又はCO2レーザが使用されてよい。] [0042] 結果として得られる変形は濡れを防止する。] [0043] 本発明の方法の他の実施形態によれば、第1の導電層2を変形させ、それによってスタッドを形成するためにエンボシング又はミクロエンボシングを使用することも可能である。この変形は導電層2に直接、又は導電層2及び基板1によって構成されるアセンブリの双方に損傷を与える可能性がある。] [0044] 下方導電層2を変形するためにどのような方法が実行されても、導電層2が配置される一般的な平面に関して突出物が生成され、これは、記述される例において、下方導電層2をコーティングするための絶縁体層4の厚みよりも大きいように十分な高さが提供され、本発明に従って、結果的に上方の導電層5との電気伝導を提供し、そのように実行する。] [0045] この下方導電層の変形は機械的「ひっかき」攻撃、化学的攻撃、電気的攻撃(電気的浸食)、熱的攻撃、磁気的攻撃、によって生じ、又は組み合わされた複数のこれらの方法によって生じる。] [0046] これらの攻撃は、攻撃点の周囲に過剰な厚みの形成を引き起こす。この現象が、本発明において利用されている。] [0047] スタッド3がこのように構成されるとき、絶縁体又は半導体層4がその後堆積されてよい。そのような絶縁体層は、例えば、PMMA、ポリビニルフェノール、ポリオレフィン、ポリスルホン、ポリイミド等のポリマーによって構成される。] [0048] 半導体又は半絶縁体材料から作られるとき、それはペンタセン、ポリチオフェン、ポリトリアリールアミンから作られてよい。] [0049] これ以降さらに詳細に述べられる、スタッドの形状が与えられると、結果はスタッドの部分的ディウェッティングである。] [0050] このディウェッティングは、第1に重力からもたらされ、層4を構成する溶液中で(溶媒がまだ蒸発していないとき)絶縁体又は半導体材料をスタッドの側部に沿って浸み出させる傾向があり、側部における絶縁体又は半導体材料の層の厚みを減少する傾向がある。] [0051] このスタッドの部分的ディウェッティングは、スタッドの上方表面、及びスタッドの側部によって形成される、例えば図2において示される、角度αにおいて表れる表面張力現象からさらに得られる。] 図2 [0052] 典型的には、金属スタッドはγmetal≒50dynes/cmの近傍の表面張力(周囲温度において、周囲圧力の下で)を有する。分離層を構成する溶液はその部分に関して典型的な表面張力γliquid≒10〜20dynes/cmを有する。] [0053] このデータによれば結果がγmetal/γliquid≒2.5〜5であるため、本発明によって目的とされる条件が完全に満たされることが結果的に述べられ得る。] [0054] ディウェッティングを最適化するために、角度αは有利には45から135°の間で選択されることがわかる。] [0055] その結果、絶縁体層又は半導体層を構成する液体の量は、スタッドと接触する表面において最も最小化される傾向がある。この現象は、特に、絶縁体又は半導体材料の溶液の粘度、及び溶液と表面との間の接触角に依存する。] [0056] スタッド表面の部分的コーティングを保証するために、より正確には、スタッドの上方表面、言い換えれば堆積の後絶縁体又は半導体材料4の層の上方に存在することが意図されるスタッド表面、及び前述のように、配置は、スタッドの高さが絶縁体又は半導体層4の厚みよりも高いように作られる。] [0057] しかしながら、関係γstud/γliquid≦1が確認されると仮定すると、スタッドの高さは分離層4の厚みと比較して小さくてよい。] [0058] 最後に、スタッド基部(スタッド/下方層界面)の表面が小さいほど、スタッドの非濡れ性が大きく、これは二つの導電層の間に大きな接触表面を得ることができることを意味する。] [0059] 実は、様々なスタッド形状が考えられ、例示を目的として図3に示される。典型的には、これらのスタッドは円錐台、逆円錐台、円筒、球、又は平行円筒であってよい。] 図3 [0060] さらに、スタッドに非濡れ性を付与するために、例えば化学的攻撃(酸)、物理的攻撃(プラズマ)、又は機械的攻撃(アブレーション)等によって、ここに表面粗さを付与することが考えられる。] [0061] 結果的に、非常に粗い表面は、特にスタッドの表面又は上方領域において、ディウェッティングを促進する。] [0062] これらの粗い領域は大きさRa(中線又は中面に対する、言い換えればピーク及び谷部の「平均」中央を通過する線又は面に沿った、前記粗い領域の谷部及びピークを分離する距離の平均偏差又は算術的平均を示す)によって定義されてよい。] [0063] その結果、本発明の特徴によれば、もしもこのRaの値が関係e/2Ra≦3を満たす場合、非濡れ性の観点から満足すべき結果が得られる。ここで、eは分離層4の厚みを示す。] [0064] 有利には、Raはこの関係が1以下であるように選択される。] [0065] 図4の図面によってサポートされる他の実施形態によれば、スタッドは下方導電層2の堆積の前に形成されてよい。これを実行するために(図4b)、基板を構成する層は変形され、又は非導電スタッド3が前記基板に加えられる。] [0066] 前述のように、基板はレーザ攻撃によって変形され得る。] [0067] もしもそれが前記基板1に加えられる場合、例えばポリマー又はセラミックスのような絶縁体材料で作られたスタッドが、その後例えばインクジェット法によって、又はシルクスクリーン印刷、写真製版法、又はフレキソ印刷によって堆積される。] [0068] スタッドの側部表面を被覆する下方導電層2はその後堆積され(図4c)、それがその後の導電機能を果たすことができるようにする。この下方導電層は通常スパッタリングによって堆積される。この下方導電層は、その後スタッドの全表面を被覆する液体工程によって堆積されてよい。これを実行するために、いわゆる「スプレーコーティング」法、又は無電解法が使用される。] [0069] 絶縁体層又は半導体層4がその後堆積され、それがスタッドの全高さよりも低い高さに延びることが観察され、最後に上方導電層5が堆積される。上方導電層とスタッド3の側部を被覆する導電層との接触がみられ、その結果、本発明によるビアが得られる。] [0070] 本発明の他の方法によれば、例えば図5a及び5bに関して記述される、非導電性スタッドが使用される。例えばガラスミクロビーズが、例えばインクジェット技術を用いて、下方導電性表面2上に堆積される。このミクロビーズは典型的には直径が1マイクロメートル前後であり、約400ナノメートルの絶縁体又は半導体材料層4の厚みに適する。] [0071] このミクロビーズ3は絶縁体層4を構成するポリビニルフェノール等の材料と部分的にディウェッティングを示す。領域6は、前記材料の層が堆積されているとき、絶縁体材料がないビーズ3の両側に実際生成される。] [0072] 上方導電層5が堆積されるとき、それはスタッドの周囲領域6を部分的に満たし、絶縁体材料はなく、下方導電層2と接触するようになり、それによってそのように得られる構造に関するビアを構成する。] [0073] 非常に明確なことに、絶縁体層又は堆積される半導体材料層とスタッドとの間の化学的親和性が低いと、前記スタッド周囲で実施されるディウェッティングがより効果的である。実は、スタッド上の分離層4を構成する溶液のディウェッティングを促進するために、前記スタッドの表面を化学的に変更することが可能である。この目的で、例えば浸漬によって、又は気相堆積によって、分離層4を構成する溶液により非濡れ性であるSAM(自己組織化単分子層の頭文字)で、前記表面は被覆される。SAMはチオール基(−SH)及び疎水基(アルキル、アルキルハロゲン化、ベンジル型等)を有して採用されてよい。チオール基は、強い化学結合がスタッドを構成することができる金属(Au、Ag等)と生成されることを可能にし、疎水基がディウェッティングを促進する。] [0074] もしも記述される実施例においてスタッドが非導電性である場合、この特定の方法は導電性スタッドで実行されてもよい。] [0075] この実施は、図5a及び5bにおける球又はマイクロビーズの代わりに設けることができる逆円錐台形状のスタッドで、図6に関連して示される。この場合、既に定義された角度αは90°未満である。同じように、非濡れ性領域6が下方導電層2と接触するスタッドの小さな基部の周囲に定義される。] 図6 [0076] スタッドがインクジェット法を用いて形成されるとき、要求される幾何学的特性を作り出すために、特に下方導電層及び絶縁体層又は半導体層の各々の厚みに関して十分なスタッド高さを提供するために、一つ以上の液滴が同じ点に連続的に堆積されてよい。結果的に、スタッド高さは堆積される液滴の数、各液滴の厚み、及び二つの連続する液滴の堆積の間の待ち時間に依存する。さらに、スタッドは基板に対して様々な角度を向いてよい。] [0077] このインクジェット法の実施は、図7に示されるような周知のコーヒーステイン現象(coffee stain effect)をもたらす可能性がある。この現象は液滴の中央と端部との間の蒸発の違いによってもたらされ、溶液を端部へ向かって駆動する濃度勾配を生成して、それによって過剰な厚みを生成する。この過剰な厚みは、その不均一性のため、問題(例えば層間の短絡)を引き起こし得る。したがって、この効果は、一般的に回避されるべきものである。しかしながら、本発明においては、この効果を制御することによって、スタッド側部のトポロジーを利用することが考えられ、それによって絶縁体又は半導体材料層に対するスタッドの非濡れ性を促進し、それによってスタッドの上方導電層との導電性を保証することができる。] 図7 [0078] 本発明の数多くの有利な点が考えられ、スタッドの非濡れ性を利用することによって、絶縁体層又は半導体層を通過して二つの導電層の間に接続が作られることを可能にし、特に有機又は無機電子部品、例えば電界効果型トランジスタ、だけではなく、生物学的マイクロシステム、アンテナ、マイクロバッテリー、燃料電池等の、製造方法を簡略化する。] [0079] 1基板 2導電層 3スタッド 4分離層 5 導電層 6 非濡れ性領域]
权利要求:
請求項1 分離層として知られる少なくとも一つの絶縁体層又は半導体層(4)によって分離された二つの導電層(2,5)の間の電気的相互接続の作製方法であって、少なくとも下方の導電層(2)及び上方の導電層(5)の近傍との間に伸びる分離層(4)の作製又は堆積よりも前にスタッド(3)を形成する段階を含み、スタッドを構成する材料、少なくともその外部表面、の固体状態の表面張力、すなわち固体状態の前記材料の液体状態の分離層に対する表面張力比、が7以下であるように選択されることを特徴とする、電気的相互接続の作製方法。 請求項2 固体状態の前記材料の、液体状態の分離層に対する前記表面張力比が1以下であることを特徴とする、請求項1に記載の作製方法。 請求項3 前記スタッド(3)が導電性材料から作製され、かつ第1の下方導電層(2)上に堆積されることを特徴とする、請求項1又は2に記載の作製方法。 請求項4 前記スタッド(3)が、インクジェット法によって又はシルクスクリーン印刷によって第1の下方導電層(2)上に堆積されることを特徴とする、請求項3に記載の作製方法。 請求項5 前記スタッド(3)が導電性材料から作製され、かつ第1の下方導電層(2)の変形によって形成されることを特徴とする、請求項1又は2に記載の作製方法。 請求項6 前記スタッド(3)の高さが分離層(4)の厚みよりも大きいことを特徴とする、請求項1から5の何れか一項に記載の作製方法。 請求項7 前記スタッド(3)の高さが分離層(4)の厚みよりも小さいことを特徴とする、請求項2から5の何れか一項に記載の作製方法。 請求項8 前記スタッド(3)側部の指向性の勾配が水平に対して45から135°の間であることを特徴とする、請求項1から7の何れか一項に記載の作製方法。 請求項9 前記スタッド(3)の形状が、円錐、円錐台、逆円錐台、円筒、球、及び平行筒を含む群から選択されることを特徴とする、請求項1から8の何れか一項に記載の作製方法。 請求項10 前記スタッド(3)が表面の粗い領域を有し、その寸法特性が関係e/2Ra≦3を満たし、Raが中線に対する前記粗い領域のピーク及び谷部を分離する距離の平均偏差又は算術的平均を示し、eは分離層4の厚みを示すことを特徴とする、請求項1から9の何れか一項に記載の作製方法。 請求項11 前記スタッド(3)の表面の粗い領域の寸法特性が、関係e/2Ra≦1を満たすことを特徴とする、請求項10に記載の作製方法。 請求項12 前記スタッド(3)が、第1の導電材料の層(2)が堆積される基板(1)を変形し、及びその後前記第1の導電層(2)を堆積し、前記基板を完全にコーティングし、それを変形することによって得られることを特徴とする、請求項1又は2に記載の作製方法。 請求項13 前記スタッド(3)がその上に第1の導電材料の層(2)が堆積される基板(1)に加えられ、及びその後下方導電性層(2)の堆積によって構成される導電性材料で被覆されることを特徴とする、請求項1又は2に記載の作製方法。 請求項14 前記スタッド(3)が、特にレーザ処理による、第1の下方導電層(2)の変形によって得られることを特徴とする、請求項1又は2に記載の作製方法。 請求項15 ・前記スタッド(3)が絶縁体材料から作られ、下方導電層(2)上に堆積され、その周囲に第1の導電層上にその後堆積されて分離層(4)を構成する半導体材料又は絶縁体材料に関する非濡れ性領域(6)を画定すること、及び・下方導電層(2)と上方導電層(5)との間の電気伝導が前記上方導電層(5)の堆積によってもたらされ、その後前記スタッド周囲に画定される非濡れ性領域(6)を満たすことを特徴とする、請求項1又は2に記載の作製方法。 請求項16 前記スタッドの外部表面は、分離層(4)が液体状態であるとき、分離層(4)に対して非濡れ性であるSAMで被覆されることによって化学的に修飾されることを特徴とする、請求項1から15の何れか一項に記載の作製方法。 請求項17 前記SAMはチオール基(−SH)及び疎水基(アルキル、アルキルハロゲン化、ベンジル型等)を有することを特徴とする、請求項16に記載の作製方法。 請求項18 前記スタッドの外部表面がプラズマ処理によって物理的に改質されることを特徴とする、請求項1から11の何れか一項に記載の作製方法。
类似技术:
公开号 | 公开日 | 专利标题 US20170301884A1|2017-10-19|Frameless display device with concealed drive circuit board and manufacturing method thereof Suganuma2014|Introduction to printed electronics Seifert et al.2015|Additive manufacturing technologies compared: morphology of deposits of silver ink using inkjet and aerosol jet printing US7180108B2|2007-02-20|Transistor, circuit board, display and electronic equipment Kawase et al.2001|Inkjet printed via‐hole interconnections and resistors for all‐polymer transistor circuits CN105742495B|2020-06-05|制造高分辨率有机薄膜图案的方法 KR101164614B1|2012-07-11|금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법 CN101388436B|2011-07-06|图案形成方法,有机场效应晶体管的制造方法,以及柔性印刷电路板的制造方法 US7364996B2|2008-04-29|Methods of fabricating patterned layers on a substrate US7935565B2|2011-05-03|Electronic devices CN100529921C|2009-08-19|晶体管控制的显示器件 JP3587884B2|2004-11-10|多層回路基板の製造方法 US7868405B2|2011-01-11|Inexpensive organic solar cell and method of producing same US20150279782A1|2015-10-01|Semiconductor device US4943346A|1990-07-24|Method for manufacturing printed circuit boards CN106941112B|2019-12-24|像素界定层及其制造方法、显示基板 CN100499053C|2009-06-10|用于具有遵循表面轮廓的电绝缘材料层的功率半导体的布线工艺 TWI412309B|2013-10-11|內嵌式印刷電路板、多層印刷電路板及其製造方法 Wang et al.2013|Cu ion ink for a flexible substrate and highly conductive patterning by intensive pulsed light sintering CN100342526C|2007-10-10|有电性连接垫金属保护层的半导体封装基板结构及其制法 KR100804544B1|2008-02-20|전자 소자의 마이크로 엠보싱 제조 방법 US20030060038A1|2003-03-27|Forming interconnects US20140057428A1|2014-02-27|Buffer layer for sintering EP1922775B1|2017-05-10|Laser ablation of electronic devices JP5471268B2|2014-04-16|貫通電極基板及びその製造方法
同族专利:
公开号 | 公开日 EP2223581B1|2014-09-17| EP2223581A1|2010-09-01| FR2925222B1|2010-04-16| WO2009077684A1|2009-06-25| KR20100087027A|2010-08-02| FR2925222A1|2009-06-19| US20100221909A1|2010-09-02| US8288267B2|2012-10-16| CN101884258A|2010-11-10| CN101884258B|2013-09-04|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题 JPH03211792A|1989-12-29|1991-09-17|Internatl Business Mach Corp <Ibm>|Multilayer circuit card structure and manufacture thereof| JPH0446548U|1990-08-22|1992-04-21||| JPH06216258A|1993-01-15|1994-08-05|Toshiba Corp|半導体装置の製造方法| JP2001146015A|1999-11-19|2001-05-29|Matsushita Electric Ind Co Ltd|インクジェットプリンタおよびインクジェットヘッドの製造方法| JP2005101552A|2003-08-15|2005-04-14|Semiconductor Energy Lab Co Ltd|配線の作製方法及び半導体装置の作製方法| JP2005072360A|2003-08-26|2005-03-17|Seiko Epson Corp|電気絶縁膜のパターン製造方法および電子デバイス| WO2005027601A1|2003-09-11|2005-03-24|Taiyo Ink Mfg. Co., Ltd.|絶縁パターン及びその形成方法| US20050277279A1|2004-06-14|2005-12-15|Shijian Luo|Microfeature devices and methods for manufacturing microfeature devices| JP2006066494A|2004-08-25|2006-03-09|Seiko Epson Corp|多層配線基板の製造方法、電子デバイス及び電子機器| WO2006041153A1|2004-10-15|2006-04-20|Matsushita Electric Industrial Co., Ltd.|導電性パターンおよび電子デバイスの製造方法、ならびに電子デバイス| JP2007005519A|2005-06-23|2007-01-11|Seiko Epson Corp|多層構造形成方法| JP2007027367A|2005-07-15|2007-02-01|Semiconductor Energy Lab Co Ltd|半導体装置の作製方法|JP2016505217A|2013-01-02|2016-02-18|テクニシェ ユニヴェルシテイト デルフト|ポリマー貫通ビア(tpv)及びそのようなビアを製造する方法|US5197185A|1991-11-18|1993-03-30|Ag Communication Systems Corporation|Process of forming electrical connections between conductive layers using thermosonic wire bonded bump vias and thick film techniques| WO1994024704A1|1993-04-12|1994-10-27|Bolger Justin C|Area bonding conductive adhesive preforms| US6207234B1|1998-06-24|2001-03-27|Vishay Vitramon Incorporated|Via formation for multilayer inductive devices and other devices| FR2857780B1|2003-07-18|2005-09-09|Commissariat Energie Atomique|METHOD FOR MANUFACTURING ANISOTROPIC CONDUCTIVE FILM ON A SUBSTRATE|FR3017996A1|2014-02-25|2015-08-28|Commissariat Energie Atomique|ELECTRONIC COMPONENT DEVICE| CN107835974A|2015-06-30|2018-03-23|3M创新有限公司|包括通孔的电子设备以及形成此类电子设备的方法| KR20180021828A|2015-06-30|2018-03-05|쓰리엠 이노베이티브 프로퍼티즈 캄파니|패터닝된 오버코팅층| CN106255346A|2016-08-24|2016-12-21|山东蓝色电子科技有限公司|一种层间互连工艺|
法律状态:
2011-08-02| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 | 2013-05-10| A977| Report on retrieval|Effective date: 20130509 Free format text: JAPANESE INTERMEDIATE CODE: A971007 | 2013-05-15| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 | 2013-08-14| A521| Written amendment|Effective date: 20130813 Free format text: JAPANESE INTERMEDIATE CODE: A523 | 2014-04-01| A02| Decision of refusal|Effective date: 20140331 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|